第二十一章触发器和时序逻辑电路21.1.3当可控R-S触发器[图21.1.4（a）]的CP、S和R端加上图21.03所示的波形时，试画出Q端的输出波形。设初始态为“0”和“1”两种情况。【解】：见图21.03。21.1.4当主从J-K触发器的CP、J、K端分别加上图21.04所示的波形时，试画出Q端的输出波形。设初始状态为“0”。【解】：见图21.04。“0”00RS0CO图21.03习题21.1.3的图22.1.5已知时钟脉冲CP的波形如图21.1.5所示，试分别画出图21.05中的各触发器输出端Q的波形。设它们的初始状态为“0”。【解】：COOOOJKQ图21.04习题21.1.4的图ttttQQCJK(a)QQCJK(b)QQCJK(c)QQCJK(d)QQCD(e)QQCD(f)“0”图21.05习题21.1.5的图21.1.6在图21.06的逻辑图中，试画出Q1和Q2端的波形图，时钟脉冲CP的波形如图21.1.5所示，如果时钟脉冲的频率是4000Hz，那么Q1和Q2波形的频率各为多少？设初始状态Q1＝Q＝02【解】：21.1.7根据图21.07的逻辑图及相应的CP、RD和D的波形，试画出Q1端和Q2端的输出波形，设初始状态Q1＝Q2＝0。【解】：CQ1Q2Q1波形为2000HzQ2波形为1000HzQQCJKQQCJK“1”“1”Q1Q2C图21.06习题21.1.6的图CQQQQQ(a)(c)(d)(e)(f)(b)Q“0”“0”“0”QQCDQQCJKQ1Q2SD=1“1”DCRD图21.07习题21.1.7的图21.2.1试用四个D触发器（前沿触发）组成一个四位右移移位寄存器。设原存数为“1101”，待输入数为“1001”，试说明移位寄存器的工作原理。【解】：由于C脉冲加在每个触发器的C端，当脉冲上跳时，会将D信号打入触发器。由于左边触发器的Q端接在右边触发器的D端，故每来一个时钟脉冲，数据向右移位一次21.3.1试用四个D触发器组合一个四位二进制异步加法计数器。1110111100111001110011100111001110011001四位右移移位寄存器状态转换表01234CDiQ3Q2Q1Q0D3D2D1D03QDDDDQQQQQQQQCLKCLKCLKCLK3F2F1F0Fffff2Q1Q0QD：1001CR四位移位寄存器（右移）逻辑图COOOORDDQ1OQ2ttttt【解】：21.3.274LS293计数器的逻辑图，外引线排列图及功能表如图2107所示。它有两个时钟脉冲输入端0C和1C。试问（1）从0C输入，0Q输出时，是几进制计数器？（2）从1C输入，0123QQQQ，，，输出时，是几进制计数器？（3）将0Q端接到1C端，从0C输入，0123QQQQ，，，输出时，是几进制计数器？图中）（10R和）（20R是清零输入端，当该两端全为“1”时，将四个触发器清零。1234567891011121314+5v0(1)R0(2)R0C1C1Q2Q3Q0Q0Q3Q2Q1Q0(1)R0(2)R1100XX0000计数计数（b）（c）图21.13习题21.3.2的图CQQJK>3QCQQJK2QCQQJK1QCQQJK...
