EDA课程设计报告60秒倒计时器MAXII240TEDA课程设计报告设计题目：基于verilog的倒计时器设计专业班级：姓名学号：姓名学号：姓名学号：指导教师：设计时间：目录3关键字3前言31倒计时的功能和设计结构31.1倒计时器的系统的功能31.2倒计时器的设计结构42主要模块程序42.1分频器42.2计时器52.3显示器72.4指示器93各模块原理图103.1顶层模块原理图103.2计数模块原理图113.3分频模块原理图113.4彩灯模块原理图113.5显示模块原理图124实际电路运行效果图125软件介绍和管脚说明135.1管脚说明135.2软件介绍136总结与心得体会147致谢147参考文献15基于Verilog的60秒倒计时器设计〔〕摘要本文提出一种基于VerilogHDL语言的60秒倒计时器设计方法。该设计实现有两组输入，具有清零功能和暂停功能，能进行60秒的倒计时器。文中介绍了倒计时器设计架构和控制程序的设计方法。该倒计时器采用VerilogHDL语言模块化和层次化的思想，使设计十分简单，并能在MAXII开发板上实现验证，具有广泛的现实意义。关键字倒计时器；VerilogHDL；层次化和模块化；仿真验证前言现行的倒计时器主要有两种，基于小规模数字逻辑芯片设计，另外一种基于单片机设计。小规模数字逻辑电路比拟复杂，单片机随着倒计时器功能输入的增加，存在I/O资源缺乏的情况。本文提出一种方便可行的倒计时器的设计方法，即利用VerilogHDL硬件描述语言来设计倒计时器，并且在MAXII开发板上仿真实现，VerilogHDL语言满足数字系统设计和综合的所有要求，设计中充分利用VerilogHDL层次化和模块化的思想，使得倒计时器的整个设计过程简单，灵活；同时，在设计过程中始终运用EDA工具开发板对设计进行验证，使得设计更加可靠。由于开发板的I/O端口比拟丰富，可以在本设计根底上稍加修改设计具有更多功能的倒计时。1倒计时器的功能和设计结构1.1倒计时器系统的功能本文设计一个电子倒计时器：可进行60秒倒计时，七段显示译码管显示秒数，循环彩灯显示电路正常工作。倒计时器具体功能如下：〔1〕可进行60秒倒计时，倒计时开始，开发板上7段显示译码管上从60开始进行倒数，直至0，重新返回60重新开始计时，这一过程用七段译码管显示器显示；〔2〕设置了一个复位控制开关reset，可以进行复位清零功能控制，当倒计时正在进行倒数工作时，当按下清零复位开关，倒计时器重新返回60，开始倒计时。(3)设置了一个暂停控制开关stop，可以进行暂停功能控制,当倒计时进行倒数工作，无论倒数进行到哪一步，当按下暂停控制开关...
