中国科学技术大学硕士学位论文CMOS片上ESD保护电路设计研究姓名：王怡飞申请学位级别：硕士专业：电路与系统指导教师：郭立20091101摘要摘要随着半导体制造工艺的飞速进步，集成电路工艺的不断更新换代，特征尺寸沿着摩尔定律不断缩小，各种微电子器件的集成度大为提高，随之而来的就是芯片可靠性方面的问题。在集成电路的可靠性设计中，其中最常见也是首先要考虑的便是静电放电保护电路的设计。静电放电保护电路的设计涉及包括半导体物理、半导体器件、电路设计、集成电路工艺学、静电放电模型、传输线理论、热力学分布等方面的知识，还涉及到电路仿真、失效分析等技术。这些知识和技术内容较杂，分布面又很广，对于集成电路工程师来要完善的掌握也是有一定困难的。本文对静电放电模型、集成电路的ESD失效机制、失效分析技术、静电保护电路设计进行了研究。对于CMOS数字、模拟、射频管脚和电源ESD钳位电路，针对已有电路的不足提出了几点改进的方法，给出了通过失效分析进行改进的过程，最后通过ESD测试结果验证了它们的有效性。本文主要工作和特色如下：1、对常用的CMOS数字输入／输出管脚、模拟管脚和射频管脚的ESD电路进行研究，通过在实际芯片实现后ESD测试中暴露出来的问题，运用失效分析工具进行分析，然后灵活利用半浮栅、镇流、衬底耦合等技术提出了对电路的改良，并且详细分析了版图设计中的各种细节问题，最后通过ESD测试证明这些改进可以在静电放电时对芯片内部电路进行有效的保护。2、通过对现有电源钳位ESD保护电路的电路结构、工作原理进行分析和研究，讨论了它们的优点和存在的问题，提出了一种改进的电源动态侦测ESD保护电路。3、对三种常见的CMOS集成电路电源总线的ESD保护结构进行了研究，分析了它们的设计依据、总线结构和工作原理，针对它们存在的问题，提出了一种改进的进行ESD保护的电源总线拓扑结构。4、运用改进的电源动态侦测ESD保护电路和电源总线拓扑结构，完成了全芯片的电源系统设计，运用HSPICE仿真验证了该结构的正确性，并通过ESD测试证实了其有效性。每一代集成电路制造工艺的更新都对ESD设计提出了新的更高的要求，而摘要反过来ESD保护电路的设计也推动这新工艺、新技术的不断向前发展。在今天的集成电路设计中，ESD保护电路设计已经成为了集成电路可靠性设计不可或缺的一个重要环节。在这种情况下，ESD保护电路的研究也对我国集成电路设计水平的提高有着重大的意义。关键词：CMOS集成电路静电放电保护电路IlAb...
