[GeneralInformation]书名=Verilog数字系统设计教程作者=夏宇闻编著页数=478SS号=12010186出版日期=2008出版社=北京市：北京航空航天大学出版社电建论坛制作封面书名版权前言目录第1章Verilog的基本知识1.1硬件描述语言HDL1.2VerilogHDL的历史1.2.1什么是VerilogHDL1.2.2VerilogHDL的产生及发展1.3VerilogHDL和VHDL的比较1.4Verilog的应用情况和适用的设计1.5采用VerilogHDL设计复杂数字电路的优点1.5.1传统设计方法—电路原理图输入法1.5.2VerilogHDL设计法与传统的电路原理图输入法的比较1.5.3Verilog的标准化与软核的重用1.5.4软核、固核和硬核的概念及其重用1.6采用硬件描述语言（VerilogHDL）的设计流程简介1.6.1自顶向下（Top-Down）设计的基本概念1.6.2层次管理的基本概念1.6.3具体模块的设计编译和仿真的过程1.6.4具体工艺器件的优化、映像和布局布线小结思考题第2章Verilog语法的基本概念概述2.1Verilog模块的基本概念2.2Verilog用于模块的测试小结思考题第3章模块的结构、数据类型、变量和基本运算符号概述3.1模块的结构3.1.1模块的端口定义3.1.2模块内容3.1.3理解要点3.1.4要点总结3.2数据类型及其常量和变量3.2.1常量3.2.2变量3.3运算符及表达式3.3.1基本的算术运算符3.3.2位运算符小结思考题第4章运算符、赋值语句和结构说明语句概述4.1逻辑运算符4.2关系运算符4.3等式运算符4.4移位运算符4.5位拼接运算符4.6缩减运算符4.7优先级别4.8关键词4.9赋值语句和块语句4.9.1赋值语句4.9.2块语句小结思考题第5章条件语句、循环语句、块语句与生成语句概述5.1条件语句if-else语句5.2case语句5.3条件语句的语法5.4多路分支语句5.5循环语句5.5.1forever语句5.5.2repeat语句5.5.3while语句5.5.4for语句5.6顺序块和并行块5.6.1块语句的类型5.6.2块语句的特点5.7生成块5.7.1循环生成语句5.7.2条件生成语句5.7.3case生成语句5.8举例5.8.1四选一多路选择器5.8.2四位计数器小结思考题第6章结构语句、系统任务、函数语句和显示系统任务概述6.1结构说明语句6.1.1initial语句6.1.2always语句6.2task和function说明语句6.2.1task和function说明语句的不同点6.2.2task说明语句6.2.3function说明语句6.2.4函数的使用举例6.2.5自动（递归）函数6.2.6常量函数6.2.7带符号函数6.3关于使用任务和函数的小结6.4常用的系统任务6.4.1＄display和＄write任务6.4.2文件输出6.4.3显示层次6.4.4选通显示6.4.5值变转储文件6.5其他系统函数和任务小结思考题第7章调试用系统...
