dianziyuanqijianyuxinxijishu电子元器件与信息技术56|基于CMOS工艺的芯片ESD设计黄璇深圳市紫光同创电子有限公司，广东深圳518057摘要：随着射频电路工作频率不断升高，ESD已经成为影响电路可靠性和射频电路性能的重要因素。针对高速射频电路，设计了高速I/O口ESD防护电路和电源到地的箝位电路，并采用斜边叉指型二极管进行版图和性能优化。采用Jazz0.18μmSiGeBiCMOS工艺对ESD防护电路进行设计和流片。经过测试得出，ESD保护电压最高可达到3000V。更改二极管叉指数取得更高的ESD防护级别，改进后保护电压最高可达到4500V。文中阐述了ESD防护架构的基本原则，并给出了一种采用CMOS工艺设计应用于IC卡晶片上的防护工作电路。探讨了几个关键设计参数及其对ESD保护电路特性的影响，并做出了物理上的说明。关键词：CMOS；工艺；IC卡；ESD；保护电路中图分类号:TN43文献标志码:ADOI:10.19772/j.cnki.2096-4455.2022.12.0120引言静电放电会给元器件造成毁灭性后果，也是导致电子系统损坏的主要因素之一。由于嵌入式集成电路工艺日益进展，CMOS集成化工作电路的特征尺寸也日益缩小，管子栅氧保护层厚度也愈来愈薄，随着晶片有效体积规模愈来愈大，MOS管可接受的电流和压力也愈来愈小，但外界应用环境条件却并未发生变化，所以要逐步优化整合工作集成电路的抗ESD特性，以及怎样让整个晶片有效体积尽量小、ESD性能可靠性满足设计要求，而不需附加额外工艺技术步骤就成了IC设计师们重点思考的问题。1静电对半导体器件损伤的机理静电损伤对导体器件有直接或间接损害。它是一个极大能量（电流I>1A）、短持续时间的事件，平均时间为15ns，下降时间为150ns。在最典型工作条件下，150pF的人体电容中，能积聚nC的电荷，从而形成大于4kV的静电势[1]。人体、测量装置及集成电路本身均可以形成大量静电荷的积聚，当蓄积的静电荷在集成电路内部进行搬运、测量、安装时，或在集成电路内找到正对地的放电通道时，释放电流达到了1~10A。这样，大电流流经的p2n结、介质层就会形成各种程度的破坏，最后造成元件损坏。IC卡是因为封装方式和应用条件上的特殊性，芯片操作环境比较恶劣，很易于引起ESD的损坏。同时，由于IC卡片的E2PROM通常保存着大量关键信息，如果损坏会产生很大风险。所以，IC卡芯片中对ESD有很大需求，通常超过了4kV。本文中给出了一个安全保护集成电路结构。该结构包含了两个主要组成部分：主防护集成电路和箝位集成电路。当ESD接触时，箝位集成电路首先导...
