南开大学学报（自然科学版）ActaScientiarumNaturaliumUniversitatisNankaiensisVol.56№1Feb.2023第56卷第1期2023年2月收稿日期：2022-05-07基金项目：电子信息与控制福建省高校工程研究中心开放课题（EIC1702）作者简介：杨军(1995-),女,内蒙古乌兰察布人,硕士研究生.通讯作者：李国峰(1958-),男,河北保定人,教授,研究方向:IC设计与系统集成.E-mail:ligf@nankai.edu.cn文章编号:0465-7942(2023)01-0008-05一种应用于嵌入式FPGA卷积神经网络加速器的串行乘法器设计杨军1,2,李倍1,陈新伟2,张凯3,梁科1,李国峰1(1.南开大学电子信息与光学工程学院,天津市光电传感器与传感网络技术重点实验室,天津300350;2.福建省信息处理与智能控制重点实验室(闽江学院),福建福州350121;3.奥特贝睿(天津)科技有限公司,天津300300)摘要：为满足神经网络中多种位宽数据计算的动态需求,从而提升硬件资源的能效,提出一种位串行乘法器设计—以1bit的计算逻辑为核心,将多位数据的并行乘操作转化为每个周期进行1位数据乘操作的串行计算方式.为进一步提升硬件资源的利用率,在此基础上提出多通道位串行乘法器阵列同时进行多个数据的并行计算.实验结果显示,在最大支持位宽为8bit的条件下,单通道位串行乘法器的LUT资源使用量是并行乘法器的41%,LUT资源有效利用率是并行乘法器的1.32倍;当通道数为8时,多通道位串行乘法器阵列的LUT资源使用量是多通道并行乘法器阵列的29%.该结构实现了硬件资源和性能之间的平衡——提高硬件资源的利用率从而提升计算效能.关键词：卷积神经网络;FPGA;位串行乘法器;多通道乘法器阵列中图分类号:TP183文献标识码:A0引言2012年以来,卷积神经网络广泛应用于计算机视觉领域[1-3].为将卷积神经网络应用于嵌入式应用中,研究人员利用卷积算法中的冗余性,使用优化算法减少了卷积神经网络中数据的精度,达到了降低网络中的计算量和存储空间的目的.在卷积神经网络的推理中使用低精度的数据对分类准确度的影响很小[2,5-6].研究表明卷积神经网络要求的数据精度不但随网络模型变化,而且随网络内部的不同层显著变化[2,4,6].因此神经网络推理向着低位宽、动态位宽的方向发展.相对于通用处理器和数字信号处理器,FPGA具有良好的可重构性,很适用于加速对功耗和时间敏感的卷积神经网络.自从ImageNet大规模视觉识别挑战上展示了其巨大潜力以来,卷积神经网络在机器学习领域取得了众多突破.研究人员发现,适当增加卷积神经网络的深度能够提高网络的性能,以达到更高的准确性[7...
