2023年第5期仪表技术与传感器InstrumentTechniqueandSensor2023No．5基金项目:国家重点研发计划(2021YFB3201604);国家自然科学基金(62101263);中央高校基本科研业务费专项资金资助(30920021110)收稿日期:2022－10－19基于FPGA的差分延迟时间测量电路设计杨仪，周严(南京理工大学机械工程学院，江苏南京210094)摘要:等精度同步法是频率测量的常用方法，但是计数闸门和基准时钟信号的不同步会产生一个时间间隔，导致最终出现一个字的量化误差。为了减小该误差，提出一种基于FPGA的全数字差分延迟TDC(time-to-digitalconverter)电路。文中TDC基于差分延迟线原理，构建2条时延不同的延迟线代替传统单线延迟，提高了测量分辨率。设计数字校准电路，减少测量过程中外界条件变化造成的误差，试验结果表明:25℃下TDC单次测量绝对误差小于90ps。关键词:时间间隔测量;差分延迟法;自校准数字电路;数字现场可编程门阵列中图分类号:TP216文献标识码:A文章编号:1002－1841(2023)05－0040－04DesignofDifferentialDelayTimeMeasurementCircuitBasedonFPGAYANGYi，ZHOUYan(CollegeofMechanicalEngineering，NanjingUniversityofScienceandTechnology，Nanjing210094，China)Abstract:Theequal-precisionsynchronizationmethodisacommonmethodforfrequencymeasurement，buttheunsynchroni-zationofthecountinggateandthereferenceclocksignalwillproduceatimeinterval，resultinginthefinalquantizationerrorofoneword．Inordertoreducetheerror，atime-to-digitalconverter(TDC)circuitbasedonFPGAwasproposed．Basedontheprin-cipleofdifferentialdelayline，theTDCconstructedtwodelaylineswithdifferentdelaytoreplacethetraditionalsinglelinedelay，andimprovedthemeasurementresolution．Thedigitalcalibrationcircuitwasdesignedtoreducetheerrorcausedbythechangeofexternalconditionsinthemeasurementprocess．ThetestresultsshowthattheabsoluteerrorofTDCmeasurementislessthan90picosecondsat25℃Keywords:timeintervalmeasurement;differentialdelayline;digitalcalibrationcircuit;FPGA0引言时间数字转换器TDC是微小时间间隔测量的专用电路结构［1］，在高分辨率时间间隔测量、频率测量和相位信号分析等高精度、高分辨率测量领域有着重要的应用［2］。等精度同步的频率测量法，由于其计数闸门和基准时钟信号不同步，使基准信号的脉冲上升沿与计数闸门...
